¹Ýµð¾Ø·ç´Ï½º ÀÎÅͳݼ­Á¡

³×ºñ°ÔÀÌ¼Ç ½Ç½Ã°£ Àαâ Ã¥

    Verilog HDL : Verilog HDLÀ» ÀÌ¿ëÇÑ µðÁöÅÐ ½Ã½ºÅÛ ¼³°è (°³Á¤ÆÇ)

    Verilog HDL : Verilog HDLÀ» ÀÌ¿ëÇÑ µðÁöÅÐ ½Ã½ºÅÛ ¼³°è (°³Á¤ÆÇ)

    • À̽ÂÀº Àú
    • ±¤¹®°¢
    • 2022³â 01¿ù 15ÀÏ
    • Á¤°¡
      23,000¿ø
    • ÆǸŰ¡
      23,000¿ø [0% ÇÒÀÎ]
    • °áÁ¦ ÇýÅÃ
      ¹«ÀÌÀÚ
    • Àû¸³±Ý
      690¿ø Àû¸³ [3%P]

      NAVER Pay °áÁ¦ ½Ã ³×À̹öÆäÀÌ Æ÷ÀÎÆ® 5% Àû¸³ ?

    • ¹è¼Û±¸ºÐ
      ¾÷ü¹è¼Û(¹ÝµðºÏ)
    • ¹è¼Û·á
      ¹«·á¹è¼Û
    • Ãâ°í¿¹Á¤ÀÏ

      Ãâ°í¿¹Á¤ÀÏ ¾È³»

      ¡Ø Ãâ°í¿¹Á¤ÀÏÀº µµ¼­ Àç°í»óȲ¿¡ µû¶ó º¯µ¿µÉ ¼ö ÀÖ½À´Ï´Ù.

      close

      2024³â 11¿ù 14ÀÏ(¸ñ)

      ¡Ø Ãâ°í¿¹Á¤ÀÏÀº µµ¼­ Àç°í»óȲ¿¡ µû¶ó º¯µ¿µÉ ¼ö ÀÖ½À´Ï´Ù.

    ¼ö·®
    ȸ¿ø¸®ºä
    - [0]
    ISBN: 9788970936840 312ÂÊ 593g 188 x 257 (§®)

    Áö±Ý ÀÌÃ¥Àº

    • ÆǸÅÁö¼ö : 0

    ÀÌ ºÐ¾ßÀÇ º£½ºÆ®¼¿·¯

    ÀÌ Ã¥ÀÌ ¼ÓÇÑ ºÐ¾ß

    ÀúÀÚ ¼Ò°³

    À̽ÂÀº

    ÀúÀÚ : À̽ÂÀº
    ±³¼ö
    1998 KAIST Àü±â ¹× ÀüÀÚ°øÇаú Çлç
    2000 KAIST Àü±â ¹× ÀüÀÚ°øÇаú ¼®»ç
    2000-2005 Çѱ¹ÀüÀÚ±â¼ú¿¬±¸¿ø(KETI)
    2005-2008 Univ. of California at Irvine Àü±âÄÄÇ»ÅÍ°øÇаú ¹Ú»ç
    2008-2010 Intel Labs, Hillsboro, OR
    2010-ÇöÀç ¼­¿ï°úÇбâ¼ú´ëÇб³ ÀüÀÚ°øÇаú ±³¼ö

    À̸ÞÀÏ seung.lee@seoultech.ac.kr
    ȨÆäÀÌÁö https://soc.seoultech.ac.kr/

    ¸ñÂ÷

    Chapter 01. µðÁöÅÐ ½Ã½ºÅÛ(Digital System)

    ¡¡1.1 µðÁöÅаú ¾Æ³¯·Î±×(Digital and Analog)

    ¡¡1.2 ºñÆ®, ¹ÙÀÌÆ®, ¿öµå(Bit, Byte, and Word)

    ¡¡1.3 ¼ö(Numbers)

    ¡¡1.4 ½ºÀ§Äª ¼ÒÀÚ(Switching Devices)

    ¡¡1.5 ³í¸® °ÔÀÌÆ®(Logic Gates)

    ¡¡1.6 ³í¸® ·¹º§(Logic Levels)

    ¡¡1.7 CMOS

    ¡¡1.8 FPGA¿Í ASIC


    Chapter 02. ºÎ¿ï ´ë¼ö(Boolean Algebra)

    ¡¡2.1 °ø¸® (Axiom)

    ¡¡2.2 Á¤¸®(Theorem)

    ¡¡2.3 µå¸ð¸£°£ Á¤¸®(DeMorgan Theorem)

    ¡¡2.4 ³í¸®½Ä(Boolean Equation)

    ¡¡2.5 Ä«³ë¸Ê(Karnaugh Map)


    Chapter 03. Verilog HDL

    ¡¡3.1 ¼Ò°³(Introduction)

    ¡¡3.2 ±âº» ¹®¹ý(Basics)

    ¡¡3.3 ¿¬»êÀÚ(Operators)

    ¡¡3.4 ¸ðµâ ¿¬°á(Instantiation)

    ¡¡3.5 ¸ðµ¨¸µ ·¹º§(Level of Modeling)

    ¡¡3.6 Å×½ºÆ® º¥Ä¡(Testbench)

    ¡¡3.7 ½Ã½ºÅÛ Å½ºÅ©(System Task)


    Chapter 04. Á¶ÇÕȸ·Î(Combinational Logic)

    ¡¡4.1 °ÔÀÌÆ®(Gates)

    ¡¡4.2 ¸ðµâ(Module)

    ¡¡4.3 Á¶ÇÕȸ·Î ±â¼ú ¹æ¹ý(Combinational Logic Design)

    ¡¡4.4 µ¥ÀÌÅÍ Àü¼Û Á¶ÇÕȸ·Î(Data Logic)

    ¡¡4.5 »ê¼ú¿¬»ê Á¶ÇÕȸ·Î(Arithmetic Logic)

    ¡¡4.6 Á¶ÇÕȸ·Î Å×½ºÆ® º¥Ä¡(Testbench)


    Chapter 05. ¼øÂ÷ȸ·Î(Sequential Logic)

    ¡¡5.1 ±â¾ï¼ÒÀÚ(Memory)

    ¡¡5.2 £¿ºí·ÎÅ·°ú ³Íºí·ÎÅ·(Blocking and Non-blocking)

    ¡¡5.3 £¿µ¿±â½Ä ¼øÂ÷ ȸ·Î(Synchronous Sequential Logic)

    ¡¡5.4 FSM(Finite State Machine)

    ¡¡5.5 FMS ±â¼ú ¹æ¹ý(FSM Design)

    ¡¡5.6 ½ÅÈ£µî Á¦¾î±â FSM(Traffic Signal Controller)

    ¡¡5.7 ½ÃÇÁÆ® ·¹Áö½ºÅÍ(Shift Register)

    ¡¡5.8 Verilog HDL ±â¼ú¹æ¹ý ¿ä¾à(Summary)


    Chapter 06. ŸÀ̹Ö(Timing)

    ¡¡6.1 Á¶ÇÕȸ·Î ŸÀ̹Ö(Combinational Logic Timing)

    ¡¡6.2 ¼øÂ÷ȸ·Î ŸÀ̹Ö(Sequential Logic Timing)

    ¡¡6.3 ÀÔÃâ·Â ÇüÅÂ¿Í Å¸À̹Ö(Critical Path)

    ¡¡6.4 Verilog HDL¿¡¼­ÀÇ µô·¹ÀÌ(Delay)


    Chapter 07. IC¸¦ ÀÌ¿ëÇÑ µðÁöÅÐ ½Ã½ºÅÛ ¼³°è ½Ç½À(Digital System Design using IC)

    ¡¡7.1 ½Ç½À Àü¿¡ ¾Ë¾Æ¾ß ÇÒ °Íµé(Basics)

    ¡¡7.2 ¼¼±×¸ÕÆ® µðÄÚ´õ ¼³°è(Segment Decoder)

    ¡¡7.3 2ºñÆ® ´Ù¿î Ä«¿îÅÍ ¼³°è(2-bit Down Counter)

    ¡¡7.4 º¥µù¸Ó½Å Á¦¾î±â ¼³°è(Vending Machine)

    ¡¡7.5 IC¸¦ ÀÌ¿ëÇÑ µðÁöÅРȸ·Î ¼³°è Á¤¸®(Summary)


    Chapter 08. Verilog HDLÀ» ÀÌ¿ëÇÑ µðÁöÅÐ ½Ã½ºÅÛ ¼³°è ½Ç½À(Digital System Design using Verilog HDL)

    ¡¡8.1 ¼¼±×¸ÕÆ® µðÄÚ´õ ¼³°è(Segment Decoder)

    ¡¡8.2 Verilog HDL ½Ã¹Ä·¹À̼Ç(Simulation)

    ¡¡8.3 FPGA ȸ·Î ±¸Çö(FPGA Implementation)

    ¡¡8.4 ¼¼±×¸ÕÆ® µð½ºÇ÷¹ÀÌ ÄÁÆ®·Ñ·¯ ¼³°è(Display Controller)

    ¡¡8.5 ½ºÅé¿öÄ¡ ¼³°è(Stopwatch)

    ¡¡8.6 ALU ¼³°è(Arithmetic Logic Unit)

    ¡¡8.7 UART ¼³°è(Universal Asynchronous Receiver and Transmitter)

    ¡¡8.8 ½ÃÇÁÆ® ·¹Áö½ºÅÍ(Shift Register)¸¦ ÀÌ¿ëÇÑ UART ¼³°è

    ¡¡8.9 ¸¶ÀÌÅ©·ÎÇÁ·Î¼¼¼­ ¼³°è(Microprocessor)


    ºÎ·Ï. ½Ç½Àº¸µå ¼³¸í¼­ (User Manual)

    ¡¡1. SPL-Lab100 º¸µå °³¿ä(Overview)

    ¡¡2. ÀÔÃâ·Â(General User Input/Output)

    ¹è¼Û ½Ã À¯ÀÇ»çÇ×

    - ¹Ýµð¾Ø·ç´Ï½º¿¡¼­ ±¸¸ÅÇϽŠµµ¼­´Â ¹°·ù ´ëÇà À§Å¹¾÷ü ¿õÁø ºÏ¼¾À» ÅëÇØ ¹è¼ÛµË´Ï´Ù.
     (¹è¼Û Æ÷Àå¿¡ "¿õÁø ºÏ¼¾"À¸·Î Ç¥±âµÉ ¼ö ÀÖ½À´Ï´Ù.)

    - ±¸¸ÅÇÑ »óÇ°ÀÇ Ç°Áú°ú ¹è¼Û °ü·Ã ¹®ÀÇ´Â ¹Ýµð¾Ø·ç´Ï½º·Î ¹®ÀÇ ¹Ù¶ø´Ï´Ù.

    - õÀçÁöº¯ ¹× Åùè»çÀÇ »çÁ¤¿¡ µû¶ó ¹è¼ÛÀÌ Áö¿¬µÉ ¼ö ÀÖ½À´Ï´Ù.

    - °áÁ¦(ÀÔ±Ý) ¿Ï·á ÈÄ ÃâÆÇ»ç ¹× À¯Åë»çÀÇ »çÁ¤À¸·Î Ç°Àý ¶Ç´Â ÀýÆÇ µÇ¾î »óÇ° ±¸ÀÔÀÌ ¾î·Á¿ï ¼ö ÀÖ½À´Ï´Ù. (º°µµ ¾È³» ¿¹Á¤)

    - µµ¼­»ê°£Áö¿ªÀÇ °æ¿ì Ãß°¡ ¹è¼Ûºñ°¡ ¹ß»ýµÉ ¼ö ÀÖ½À´Ï´Ù.

    ¹ÝÇ°/±³È¯

    »óÇ° ¼³¸í¿¡ ¹ÝÇ°/ ±³È¯ °ü·ÃÇÑ ¾È³»°¡ ÀÖ´Â °æ¿ì ±× ³»¿ëÀ» ¿ì¼±À¸·Î ÇÕ´Ï´Ù. (¾÷ü »çÁ¤¿¡ µû¶ó ´Þ¶óÁú ¼ö ÀÖ½À´Ï´Ù)

    ¹ÝÇ°/±³È¯

    ¹ÝÇ°/±³È¯
    ¹ÝÇ°/±³È¯ ¹æ¹ý Ȩ > °í°´¼¾ÅÍ > ÀÚÁÖã´ÂÁú¹® ¡°¹ÝÇ°/±³È¯/ȯºÒ¡± ¾È³» Âü°í ¶Ç´Â 1:1»ó´ã°Ô½ÃÆÇ
    ¹ÝÇ°/±³È¯ °¡´É ±â°£ ¹ÝÇ°,±³È¯Àº ¹è¼Û¿Ï·á ÈÄ 7ÀÏ À̳», »óÇ°ÀÇ °áÇÔ ¹× °è¾à³»¿ë°ú ´Ù¸¦ °æ¿ì ¹®Á¦¹ß°ß ÈÄ 30ÀÏ À̳»¿¡ ½Åû°¡´É
    ¹ÝÇ°/±³È¯ ºñ¿ë º¯½É ȤÀº ±¸¸ÅÂø¿ÀÀÇ °æ¿ì¿¡¸¸ ¹Ý¼Û·á °í°´ ºÎ´ã(º°µµ ÁöÁ¤ Åùè»ç ¾øÀ½)
    ¹ÝÇ°/±³È¯ ºÒ°¡ »çÀ¯
    • ¼ÒºñÀÚÀÇ Ã¥ÀÓ »çÀ¯·Î »óÇ° µîÀÌ ¼Õ½Ç ¶Ç´Â ÈÑ¼ÕµÈ °æ¿ì
    • ¼ÒºñÀÚÀÇ »ç¿ë, Æ÷Àå °³ºÀ¿¡ ÀÇÇØ »óÇ° µîÀÇ °¡Ä¡°¡ ÇöÀúÈ÷ °¨¼ÒÇÑ °æ¿ì
    • º¹Á¦°¡ °¡´ÉÇÑ »óÇ° µîÀÇ Æ÷ÀåÀ» ÈѼÕÇÑ °æ¿ì : ¿¹)¸¸È­Ã¥, ÀâÁö, È­º¸Áý µî
    • ½Ã°£ÀÇ °æ°ú¿¡ ÀÇÇØ ÀçÆǸŰ¡ °ï¶õÇÑ Á¤µµ·Î °¡Ä¡°¡ ÇöÀúÈ÷ °¨¼ÒÇÑ °æ¿ì
    • ÀüÀÚ»ó°Å·¡µî¿¡¼­ÀÇ ¼ÒºñÀÚº¸È£¿¡ °üÇÑ ¹ý·üÀÌ Á¤ÇÏ´Â ¼ÒºñÀÚ Ã»¾àöȸ Á¦ÇÑ ³»¿ë¿¡ ÇØ´çµÇ´Â °æ¿ì
    • ÇØ¿ÜÁÖ¹® »óÇ°(ÇØ¿Ü ¿ø¼­)ÀÇ °æ¿ì(Æĺ»/ÈѼÕ/¿À¹ß¼Û »óÇ°À» Á¦¿Ü)
    ¼ÒºñÀÚ ÇÇÇغ¸»ó
    ȯºÒÁö¿¬¿¡ µû¸¥ ¹è»ó
    • »óÇ°ÀÇ ºÒ·®¿¡ ÀÇÇÑ ¹ÝÇ°, ±³È¯, A/S, ȯºÒ, Ç°Áúº¸Áõ ¹× ÇÇÇغ¸»ó µî¿¡ °üÇÑ »çÇ×Àº
      ¼ÒºñÀÚ ºÐÀïÇØ°á ±âÁØ(°øÁ¤°Å·¡À§¿øȸ°í½Ã)¿¡ ÁØÇÏ¿© 󸮵Ê
    • ´ë±Ý ȯºÒ ¹× ȯºÒÁö¿¬¿¡ µû¸¥ ¹è»ó±Ý Áö±Þ Á¶°Ç, ÀýÂ÷ µîÀº ÀüÀÚ»ó°Å·¡ µî¿¡¼­ÀÇ
      ¼ÒºñÀÚ º¸È£¿¡ °üÇÑ ¹ý·ü¿¡ µû¶ó ó¸®ÇÔ
    ¹ÝÇ°/±³È¯ ÁÖ¼Ò °æ±âµµ ÆÄÁֽà ¹®¹ß·Î 77, ¿õÁøºÏ¼¾(¹Ýµð¾Ø·ç´Ï½º)
    • ȸ»ç¸í : (ÁÖ)¼­¿ï¹®°í
    • ´ëÇ¥ÀÌ»ç : ±èÈ«±¸
    • °³ÀÎÁ¤º¸ º¸È£Ã¥ÀÓÀÚ : ±èÈ«±¸
    • E-mail : bandi_cs@bnl.co.kr
    • ¼ÒÀçÁö : (06168) ¼­¿ï °­³²±¸ »ï¼º·Î 96±æ 6
    • »ç¾÷ÀÚ µî·Ï¹øÈ£ : 120-81-02543
    • Åë½ÅÆǸž÷ ½Å°í¹øÈ£ : Á¦2023-¼­¿ï°­³²-03728È£
    • ¹°·ù¼¾ÅÍ : (10881) °æ±âµµ ÆÄÁֽà ¹®¹ß·Î 77 ¹Ýµð¾Ø·ç´Ï½º
    copyright (c) 2016 BANDI&LUNI'S All Rights Reserved